Отладка питания: 10 наиболее распространенных вопросов

Один. Что такое Latch
Блокировка - это блокировка, чувствительная к уровню импульса и реагирующая на изменение уровня импульса часов.
Защелка - это ячейка хранения, которая активируется при достижении определенного уровня. Действия хранения данных определяются уровнем входного сигнала часов (или энергии). Если замок включен, то выход изменяется только в зависимости от вводимых данных.
(Другими словами, он имеет два входа: эффективный сигнал EN и входной сигнал данных Data IN, а также выходной Q, который передает значение data IN Q, то есть процесс блокировки, когда EN эффективен.)
Блокировка отличается от триггера. Когда выходной сигнал не блокирует данные, он колеблется с входным сигналом, как если бы сигнал протекал через буфер; Как только сигнал блокировки выполняет функцию блокировки, данные блокируются, а входной сигнал не блокируется. При отсутствии блокировки блокирующее устройство иногда называют прозрачным замком, так как выход прозрачен для ввода.
Применение: Данные действительны в более поздние сроки, чем часовой сигнал. Это означает, что сначала появляется часовой сигнал, а затем сигнал данных. В некоторых операционных схемах блокировка используется в качестве временной зоны хранения данных.

Недостатки: анализ времени затруднен.
Замок не используется по двум причинам: 1. Защелка часто выходит из строя. При проектировании ASIC (специализированные интегральные схемы) блокировка памяти проще, чем ff (триггер), но в ресурсе FPGA большинству устройств не хватает блокировки, которая требует использования логических дверей и ff для создания блокировки, что приводит к пустой трате ресурсов. (Использование сложных программируемых логических устройств в сочетании с FPGA является одним из наиболее распространенных методов разработки ASIC)

Преимущества: небольшие размеры. Поскольку блокировка быстрее, чем FF, она идеально подходит для блокировки адреса, но все источники сигнала блокировки должны быть высококачественными. Блокировка широко используется в архитектуре ЦП именно потому, что ее использование увеличивает скорость процессора. Внешние компоненты IO имеют гораздо более медленную логику. Поскольку замкам требуется меньше дверей для выполнения тех же функций, что и триггерам, они чаще используются в ASIC.

Два. Что такое Flip - flop
Триггер: (Flip - flop, сокращенно FF), также известный как двойной стационарный вентиль, или двойной стационарный триггер, является цифровой логической схемой с двумя состояниями. Триггер сохраняет свое состояние до получения входного импульса (также известного как триггер). При получении входного импульса триггерный выход изменяет состояние в соответствии с правилами, а затем удерживает его до получения другого триггера.

Для цифровых интегральных схем (IC), использующих чипы памяти и микропроцессоры, триггерные схемы соединяются для создания логических дверей. Они могут использоваться для хранения отдельных байт информации. Эта информация может быть любой информацией, от состояния последовательности до значений счетчика до букв ASCII, хранящихся в памяти компьютера.
T (триггер), S - R (размещение / сброс), J - K (также известный как Jack Kilby) и D (задержка) - это несколько различных типов триггерных схем (задержка). Нулевой, один или два входных сигнала, а также часы и выходной сигнал являются общими для триггеров. Заметный входной сигнал для сброса выходного тока включен в некоторые триггеры. В 1919 году У. Х. Экерс и Ф. У. Джордан изобрели первый электронный спусковой крючок.
Триггер - устройство, чувствительное к краю импульса, состояние которого изменяется только тогда, когда тактовые импульсы поднимаются или опускаются.
Т - триггер (также известный как триггер или триггер) имеет два входа и выхода. При изменении частоты часов с нуля на единицу выходное значение будет равно единице, если T и Q отличаются. Т - входной зажим.
Когда он равен 1, выходной терминал имеет Q - инверсию состояния; Когда входной терминал T равен 0, состояние выходного терминала Q остается неизменным. Чтобы создать Т - триггер, соедините точки ввода J и K триггера JK вместе.

Применение: Часы более точны, чем данные. Это означает, что сначала устанавливается сигнал данных, а затем устанавливается часовой сигнал. По восходящей линии CP, входите в регистр.

Три. Что такое регистр
Регистры: широко используются во многих цифровых системах и компьютерах для временного хранения данных и результатов операций, связанных с операциями. На самом деле регистр является стандартной логической схемой временных рядов, но он просто имеет схему хранения. Поскольку запирающее устройство или триггер может хранить целое число в 1 бите, цепь памяти регистра состоит из запирающего устройства и триггера. N замков или триггеров могут образовывать N - разрядные регистры. Регистры проекта обычно строятся на основе количества байт в компьютере, поэтому есть 8 - разрядные регистры, 16 - разрядные регистры и так далее.
Реестр может быть построен вместе с любым триггером с целью установки 1 и 0, будь то синхронизированный триггер структуры RS, триггер основной и подчиненной структуры или триггер боковой структуры. Он имеет общий вход / выход, который позволяет управлять зажимами и часами, обычно состоящими из D - триггеров. В большинстве случаев управляющий зажим используется в качестве селективного сигнала в цепи регистра, в то время как управляющий зажим часов используется в качестве сигнала управления вводом данных.
Данные, связанные с операцией, а также результаты операции временно хранятся в небольшом пространстве для хранения. Он присутствует в различных цифровых системах и компьютерах. На самом деле регистр является стандартной логической схемой временных рядов, но он просто имеет схему хранения. Схема памяти регистра состоит из замка или триггера. N замков или триггеров могут образовывать N - разрядные регистры, так как каждый блокировка или триггер может хранить 1 - битное двоичное значение. Регистры проекта обычно строятся на основе количества байт в компьютере, поэтому есть 8 - разрядные регистры, 16 - разрядные регистры и так далее.
Реестр может быть построен вместе с любым триггером с целью установки 1 и 0, будь то синхронизированный триггер структуры RS, триггер основной и подчиненной структуры или триггер боковой структуры. Он имеет общий вход / выход, который позволяет управлять зажимами и часами, обычно состоящими из D - триггеров. В большинстве случаев управляющий зажим используется в качестве селективного сигнала в цепи регистра, в то время как управляющий зажим часов используется в качестве сигнала управления вводом данных.

Применение регистров:
Возможность преобразования данных из параллельных в последовательные, из последовательных в параллельные; Он может быть использован в качестве блокировки отображения данных: многие устройства должны показывать значение счетчика, которое измеряется с использованием кода 8421BCD и отображается на семисегментном дисплее. Если скорость подсчета высока, человеческий глаз не может отличить быстро меняющиеся символы отображения. Одним из популярных способов управления временем отображения данных является добавление блокировки между счетчиком и декодером.

2. Выполнение буферных функций;
Счетчик состоит: регистр сдвига состоит из счетчика сдвига, такого как кольцевой счетчик или деформированный кольцевой счетчик.
Регистр сдвига - это регистр с функцией сдвига.
Единственным назначением регистра является хранение данных или кода. Для обработки данных иногда необходимо перемещать каждую информацию в регистре на один бит выше или ниже при работе с сигналом управления сдвигом. В зависимости от направления цифрового перемещения, которое может регулировать двухсторонний (обратимый) регистр сдвига, регистр сдвига делится на левый или правый; В зависимости от способа ввода и вывода данных их можно разделить на последовательные или параллельные. Помимо D - краевых триггеров, JK - триггеры также могут использоваться для создания регистров сдвига.

4 Что такое буферная зона 
 Буферный регистр: регистр сдвига - это регистр с функцией сдвига. 
 Единственным назначением регистра является хранение данных или кода.  Для обработки данных иногда необходимо перемещать каждую информацию в регистре на один бит выше или ниже при работе с сигналом управления сдвигом.  В зависимости от направления цифрового перемещения, которое может регулировать двухсторонний (обратимый) регистр сдвига, регистр сдвига делится на левый или правый;  В зависимости от способа ввода и вывода данных их можно разделить на последовательные или параллельные.  Помимо D - краевых триггеров, JK - триггеры также могут использоваться для создания регистров сдвига.  Задача первого заключается в временном хранении данных, отправленных периферийными устройствами, чтобы процессор мог извлекать данные;  Работа последнего заключается в временном хранении данных, отправленных процессором на периферию.  Буферы с ЧПУ позволяют высокоскоростным ЦП и низкоскоростным периферийным устройствам координировать и буферизировать синхронизацию передачи данных. 

 Буфер: 
 Буфер - это область хранения данных, используемая для передачи данных между устройствами с различными начальными скоростями или приоритетами.  Буфер уменьшает взаимное ожидание между процессами, гарантируя, что при чтении данных с медленного устройства процесс работы быстрого устройства не прерывается. 
 Термин « буферная зона» относится к компьютерной сфере.  Схемы с запирающей структурой или схемы без запирающей структуры могут быть сконструированы в соответствии с конкретной реализацией буфера.  Как правило, когда скорость передачи и получения данных одинакова, буфер может быть реализован с помощью схемы без структуры блокировки;  Когда скорость передачи и получения данных различна, используется буфер со структурой блокировки.  Для реализации схемы (в противном случае произойдет потеря данных). 

 Буфер имеет много применений в цифровых системах: 
 (1) Если емкость устройства ограничена, можно добавить буфер с драйвером;  (2) Если логические уровни между передней и задней ступенями различны, их можно сопоставить с помощью преобразователя уровня. 
 (3) Использование антифазных буферов, когда логические полярности различны или когда требуется преобразование моногенных переменных в комплементарные переменные;  (4) Использование схемы Шмидта для преобразования медленно изменяющихся сигналов в сигналы с крутыми краями. 
 (5) Когда передача и обработка данных не совпадают из - за разницы в температуре и времени между устройствами, добавляются буферы первого уровня для компенсации и т.д. 

 В чем разница между пятью замками и триггерами? 
 Блокирующие устройства и триггеры - это двоичные устройства хранения с функциями хранения, используемые для создания различных последовательных логических схем.  Блокировка подключается ко всем входящим сигналам и изменяется при изменении входного сигнала;  Триггер управляется часами, и только тогда часы активируются для отбора проб тока и получения выхода.  Поскольку блокировка и триггер являются последовательными логическими устройствами, выход подключается к текущему входу и предыдущему выходу. 
 Блокчейн - это асинхронное регулирование и срабатывание уровня.  Когда энергетический сигнал действителен, замок идентичен каналу, и когда энергетический сигнал не работает, замок сохраняет выходное состояние.  DFF управляется синхронно и запускается по краю часов. 

 2. Поскольку запирающее устройство чувствительно к входному уровню и сильно подвержено задержке проводки, трудно проверить, нет ли заусенцев на выходе;  ДФФ очень сложно производить заусенцы. 
 При использовании дверных цепей для построения замка и DFF этот замок использует меньше дверных ресурсов, чем DFF, доказывая, что он превосходит DFF.  Результаты показали, что использование замков в ASIC более интегрировано, чем DFF, в то время как в FPGA наоборот.  Стандартных блоков блокировки не существует, а блоков DFF, и для одной блокировки требуется много LE.  Блокирующий накопитель запускается на уровне, что эквивалентно наличию зажимного зажима, который эквивалентен проводу, который изменяется с выходом после активации (когда уровень подпитывается).  Инвалидность 
 Следующим шагом является поддержание исходного сигнала, который можно рассматривать как отличающийся от триггера.  Во многих случаях замок не может заменить триггер. 
 Блокирующие устройства усложняют статический анализ временных рядов. 
 Блокирующие устройства в настоящее время появляются только в очень высококачественных схемах, таких как Intel P4 и другие процессоры.  FPGA имеет блоки блокировки, которые также могут использоваться в качестве блоков блокировки.  В документе Xilinx v2p этот блок настроен как блок регистрации / блокировки, а вложения являются частью структуры Xilinx.  Другие модели и производители FPGA еще не протестированы - я уверен, Xilinx может быть настроен напрямую, но Altera может быть сложнее;  Это требует нескольких LE, но каждый срез устройства, не являющегося Xilinx, может быть настроен таким образом;  У Altera есть только один специальный блок блокировки в интерфейсе DDR, и в целом я считаю, что Xilinx может быть настроен напрямую.  Блокировка будет предназначена только для высокоскоростных цепей.  Я проверил SP3 и SP2e, но ничего другого не проверил, и у Altera LE не было защелки.  Согласно Руководству, эта договоренность получила поддержку.  Царь был прав.  Программа Altera FF не может быть настроена для блокировки;  Вместо этого он использует таблицу поиска для реализации блокировки. 
 В целом, в большинстве конструкций следует избегать использования замков.  Это нарушает ваше время проектирования, и он настолько незаметен, что не эксперты не заметят.  Основным недостатком Latch является то, что он не может отфильтровать неисправность.  Это очень опасно для схемы уровня ниже.  В результате до тех пор, пока можно использовать D - триггер, нет необходимости в блокировке. 
 Поскольку в некоторых районах нет часов, вы должны полагаться на защелку.  Например, если clk подключен к включенному зажиму замка (при условии, что он включен на высоком уровне), время настройки - это время, необходимое для получения данных до того, как часы упадут.